Основные разделы


Анализ результатов синтеза

2-10 = 1011000 = 26 + 24 + 23 = 64 +16 + 8 = 88 10.

При моделировании получен верный результат.

Рисунок 5.4 - Временная диграмма работы прцессорного модуля: выполнение преобразования двоично-десятичного числа в двоичное

ВЫВОДЫ

Целью выполнения данного курсового проекта является проектирование процессорного модуля - устройства, которое в соответствии с входными данными выполняет одно из двух действий: умножение целых беззнаковых чисел и преобразование двоично-десятичного числа в двоичное.

Исходными данными к проектированию были граф-схемы алгоритмов заданных действий и рзарядность операндов.

При проектировании всего процессорного модуля были обобщены и структурированы знания по дисциплине Компьютерная схемотехника: углублены теоретические знания по организации и функционированию сложных цифровых систем обработки информации, получены практические навыки по проектированию данных систем с использованием языка VHDL. При проектировании УА для разбиения множества микроопераций на непересекающиеся подмножества в соответствии с матрицей совместимости S был использован алгоритм прямого включения.

В соответствии с заданием к проекту был спроектирован процессорный модуль, выполняющий заданные действия. Полученный процессорный модуль состоит из двух устройств: операционного и управляющего автоматов. Проектирование каждого из устройств проводилось отдельно в соответствии с заданием. Спроектирован ОА типа М; УА является устройством с программируемой логикой и сокращенным форматом микрокоманды.

В результате анализа автоматизированного синтеза устройств можно сделать вывод о правильном и полном выполнении задания к курсовому проектированию, т.к. разработанный процессорный модуль правильно выполняет предусмотренные заданием действия.

ПРИЛОЖЕНИЯ

Приложение 1

модель операционного автоматаIEEE;IEEE.STD_LOGIC_1164.all;IEEE.STD_LOGIC_unsigned.all;OA_M is(,rst : in STD_LOGIC;: in STD_LOGIC_VECTOR(16 downto 1);: in STD_LOGIC_VECTOR(7 downto 0);: in STD_LOGIC_VECTOR(7 downto 0);: in STD_LOGIC;: out STD_LOGIC_VECTOR(15 downto 0);: out STD_LOGIC_VECTOR(3 downto 0)

);OA_M;OA_M of OA_M is

объявление внутренних сигналовA,B,Arg2: STD_LOGIC_VECTOR(7 downto 0);C,Arg1,Rez: STD_LOGIC_VECTOR(15 downto 0);Cnt: INTEGER;COP: STD_LOGIC;

сигналы А, В, С, СОР - входы соответствующих регистров

сигналы Arg1, Arg2 - шины аргументов

сигнал Rez - результат выполнения микрооперации

сигнал Cnt - счетчик(clk,rst)isrst='0' then

-асинхронный сброс<=(others=>'0');<=(others=>'0');<=(others=>'0');<=0;<='0';rising_edge(clk)then

-синхронная запись в регистр Аy(1)='1' then A<=d1;y(12)='1' then A<=Rez(7 downto 0);if;

-синхронная запись в регистр Вy(2)='1' then B<=d2;y(13)='1' then B<=C(7 downto 0);y(7)='1' then B<=Rez(7 downto 0);if;

-синхронная запись в регистр Сy(3)='1' then C<=(others=>'0');(y(5) or y(6) or y(10) or y(11) or y(14))='1' then C<=Rez;if;

Перейти на страницу: 1 2 3 4

Прочитайте еще и эти статьи:

Предварительный расчет высокочастотной части супергетеродинного приемника
История развития радиоприемных устройств, как и всей радиотехники, неразрывно связана с именем изобретателя радио Александра Степановича Попова. мая 1895 г. на заседании Русского физико-химического общества в Петербурге А. С. Попов демонстри ...

Разработка системы космической связи военного назначения с коммутируемым спутниковым моноканалом
О серьезности проблемы влияния помех - на приемо-передающие каналы спутниковых систем связи говорят следующие факты. . Заметное увеличение числа публикаций и сообщений по данной проблеме. . Выработка международными и национальными орган ...

© Copyright 2019 | www.techattribute.ru